AIインフラの急拡大に伴い、GPU・CPU・アクセラレータ間のデータ転送がボトルネックになりつつあります。チップ・シリコンIPプロバイダーのRambusは2026年5月6日、この課題に正面から取り組む「PCIe 7.0 Switch IP with Time Division Multiplexing（TDM）」を発表しました。
AIがデータに飢えている——なぜ今PCIe 7.0なのか
大規模AIトレーニングや推論ワークロードでは、CPU・GPU・アクセラレータ・NVMeストレージの間を行き来するデータ量が爆発的に増加しています。システム設計者にとって、これだけの大容量データをいかに効率よく転送するかは、インフラ設計の最重要課題のひとつです。
PCIe 7.0は現行世代のインターフェース規格の中でも最高クラスの帯域幅を提供しますが、リンクを最大限に活用するための「交通整理」の仕組みが求められていました。Rambusが今回投入したTDM（時分割多重化）は、まさにその問題に対応するアプローチです。
TDMとは何か——共有リンクをインテリジェントにスケジューリング
TDM（Time Division Multiplexing：時分割多重化）は、共有された通信リンクを時間軸で細かく区切り、複数のトラフィックを効率よく多重化する技術です。Rambusの新しいスイッチIPは、このTDM機能を組み込むことで、設計者がPCIeリンク上のトラフィックをインテリジェントにスケジューリングできるようにしています。
具体的には、ファブリック（チップ間の接続網）の使用率を最大化しながら、大規模AIトレーニングからレイテンシに敏感な推論処理、データ移動まで、多様なワークロードプロファイルに対応できるとRambusは説明しています。また、分散・プール型コンピューティングアーキテクチャといった新興の設計手法にも対応しつつ、低レイテンシと決定論的なパフォーマンス（処理時間のばらつきが少ない動作）を維持することを設計目標に掲げています。
既存のPCIe 7.0 IPポートフォリオを補完する位置づけ
今回のPCIe 7.0 Switch IP with TDMは、Rambusが既に展開しているPCIe 7.0 IPポートフォリオへの追加製品として位置づけられています。同社のポートフォリオにはコントローラー、リタイマー、デバッグソリューションが含まれており、今回のスイッチIPはこれらと組み合わせて使用することが想定されています。
ターゲットとなる用途は、次世代AI・データセンター向けSoC（System on Chip）です。極めて高い帯域幅密度、高度なトラフィック管理、シームレスなスケーラビリティを必要とするASICプラットフォームへのシームレスな統合を前提に設計されているとのことです。Rambusは、このIPによって顧客の市場投入までの時間短縮を支援するとともに、現代のAIインフラが求めるパフォーマンス・電力効率・信頼性の要件に応えるとしています。
AIインフラ向けのチップ設計に携わるエンジニアや、次世代データセンターSoCの開発を検討している企業にとって、Rambusの既存PCIe 7.0ポートフォリオとの組み合わせ適合性が導入判断のポイントになりそうです。
Q&A
Q. TDM（時分割多重化）をPCIeスイッチに組み込むと何が変わりますか？ PCIeリンクを時間軸で分割し、複数のトラフィックを効率よく多重化することで、共有リンクの使用率を高めながら低レイテンシと安定した処理性能を維持できるとRambusは説明しています。大規模AIトレーニングからリアルタイム推論まで、異なる特性を持つワークロードを同一ファブリック上で扱いやすくなります。
Q. このIPはどのような製品・システムに搭載される予定ですか？ 次世代AI・データセンター向けSoCやASICプラットフォームへの統合を想定した設計とされています。ただし、具体的な採用製品や搭載時期については、現時点でRambusから公表されていません。
